Физическая и логическая организация системной памяти

2.3. Архітектура мікросхем пам’яті і принципи їх роботи.

З моменту появи DRAM розробники завжди шукали спосіб збільшення пропускної спроможності оперативної пам'яті. З 1980 року до дійсного моменту тактова частота процесорів зросла більш ніж у сто разів (з 4,77 до 1600 МГц). Однак за той же час частота, на якій працює системна пам'ять з EDO RAM і SDRAM, збільшилася усього в десять разів. Можна стверджувати, що між продуктивністю пам'яті і продуктивністю процесора існує розрив. Процесори беззупинно вдосконалювалися в архітектурі, поліпшували системи команд, підтримували нові шини, а у виробництві пам'яті відбувалися лише невеликі технологічні зміни. Як і раніше, основою оперативної пам'яті є динамічна пам'ять, запам’ятовуючі комірки якої виконані у вигляді конденсаторів, утворених елементами напівпровідникових мікросхем. Технологічні зміни приводили до того, що на одному кристалі вдавалося розміщати все більше і більше комірок, при цьому вартість збереження одного біта даних увесь час зменшувалося. Розплатою за низьку вартість став більш складний механізм керування динамічною пам'яттю.
Спочатку всі модулі пам'яті були асинхронними, тому що від них не вимагалося високої продуктивності. При асинхронній передачі гарантується, що визначена операція буде завершена за фіксований проміжок часу, наприклад 60 нс. Робота асинхронної пам'яті не прив'язана до тактової частоти системної шини, і дані з'являються на цій шині в довільні моменти часу. Із системної шини дані зчитуються контролером, що синхронізований тактовою частотою, і якщо дані з'являються в найближчий момент за фронтом тактового імпульсу, то вони будуть зчитані тільки з початком наступного тактового імпульсу, тобто виникає затримка з обробкою даних. Здійснюючи спеціальні режими доступу, проектувальники пам'яті змогли поліпшити роботу звичайної Conventional пам'яті з робочою частотою 4,77 Мгц. У новому виді пам'яті FPM застосовувався режим посторінкової адресації (fast page mode), і при цьому вдалося збільшити тактову частоту до 40 Мгц [4].
Наступним кроком на шляху поліпшення пам'яті був перехід до стандарту EDO (Extended data output), що характеризувався збільшеним у порівнянні з FPM часом збереження даних на виході мікросхеми пам'яті. У сполученні з пакетним режимом передачі даних (Burst Mode) ця пам'ять забезпечила добру продуктивність і з успіхом застосовується і зараз у системах, що не вимагають більш 66 МГц частоти системної шини.
Як тільки стало очевидним, що будуть потрібні шини, що працюють швидше, ніж 66 МГц, розроблювачам DRAM треба було знайти спосіб подолання істотних проблем затримок, що все ще існували. Швидкодія асинхронних типів DRAM характеризується часом циклу звертання, тобто мінімальним періодом, з яким можна виконати циклічне звертання по довільних адресах. Коли говорять, що модуль 60 нс, саме цей час і мається на увазі. Процесор, що працює з асинхронною пам'яттю, змушений чекати DRAM близько 60 нс, поки в ній завершаться внутрішні дії.
При синхронній роботі з пам'яттю DRAM видає інформацію на системну шину під контролем системного генератора. При цьому керування пам'яттю ускладнюється, тому що доводиться вводити в ІС додаткові регістри, що зберігають адреси, дані і керуючі сигнали, у той час як процесор, передавши їх у пам'ять, продовжує працювати з іншими пристроями. Після визначеного числа тактових циклів, кількість яких рахує спеціальний лічильник, дані стають доступними і процесор може одержати їх із системної шини. При цьому для опису швидкодії пам'яті замість тривалості циклу доступу стали застосовувати мінімально припустимий період тактової частоти. Так, якщо говорять, що модуль 10 нс, це означає, що він тактується 100 Мгц.
Ще однією перевагою синхронних модулів пам'яті є те, що саме частота системного генератора є характеристикою будь-якого застосовуваного в системі модуля. При цьому не потрібні дільники чи множники частоти (як в процесорах), немає необхідності в розрахунку часу подачі «стробів». Запис інформації в модуль також спрощується, тому що адреси, дані і керуючі сигнали «фіксуються» тактовим генератором без втручання процесора, що раніше був змушений контролювати синхронізацію збереження даних у пам'яті і запис у пам'ять. Те ж саме відноситься і до процесу зчитування даних.
На частотах до 83 МГц не було реальної причини переходити з EDO на SDRAM. З появою системної шини 100 МГц EDO DRAM уже не могла стійко працювати на даній частоті, а продуктивність SDRAM вже була значно вище.
Перші SDRAM модулі містили тільки два входи синхронізуючих імпульсів, але незабаром стало зрозуміло, що цього недостатньо. Довелося створювати дві різні модульні конструкції з двома і чотирма тактовими входами. В кожному випадку їхнього застосування необхідно було знати, яка ж з них потрібна для певної материнської плати. Були й апаратні неполадки з парами SDRAM від різних виробників у чипсетів I430TX і SIS5571. Чіпсет I430TX був поліпшений, а на модулі пам'яті стали встановлювати SрD-чип, що дозволяв зчитувати всю необхідну інформацію з модуля SDRAM при автоконфігурації системи.
Коли компанія Intel готувалася до переходу на системну шину 100 МГц і вела розробки революційного чипсета I440BX, стало ясно, що більшість SDRAM-модулів, що вироблялися в той час, не будуть належним чином функціонувати на частотах системної шини більших ніж 83 Мгц. Щоб впорядкувати ринок пам'яті, компанією Intel була введена специфікація PC100 як технічне керівництво виробникам модулів пам'яті, що повинні правильно функціонувати з чипсетом I440BX. Для оцінки швидкісних характеристик модулів SDRAM мало швидкісних характеристик чипів, з яких вони виготовлені, тому що велике значення мають і інші параметри.
Чіпи SDRAM офіційно оцінюються в мегагерцах (МГц), а не в наносекундах (нс). Тому є загальний знаменник між швидкістю шини і швидкістю чипа. Цю швидкість визначають шляхом розподілу 1 секунди (1 млрд. нс) на вихідну швидкість чипа. Наприклад, 100 МГц SDRAM-чип оцінюється як 10 нс. Це оцінка в наносекундах не є мірою тієї ж самої синхронізації, як асинхронного чипа DRAM. Принцип керування модулем SDRAM зовсім інший і поліпшення продуктивності модуля досягнуто шляхом «приховання» внутрішньої роботи DRAM спеціальними методами.
Основні особливості SDRAM:
1. Всі операції синхронізовані з тактовою частотою системної шини і процесора.
2. SDRAM-модуль розділений на два чи більше банків. Таке рішення дозволяє мати одночасно дві відкриті сторінки. Доступ до цих сторінок чергується (bank interleaving), що дозволяє виключити затримки, зв'язані з регенерацією й усуненням фази відновлення пам'яті. Цим забезпечується створення безупинного потоку даних.
3. Конвеєрна обробка даних дозволяє робити звертання по новій адресі стовпця на кожному тактовому циклі. Мікросхема SDRAM має лічильник потоку, що використовується для нарощування адрес стовпців з метою забезпечення дуже швидкого доступу до них.
4. На чипі пам'яті розміщений регістр режимів, що застосовується для настроювання основних параметрів мікросхеми, у тому числі довжини і типу потоку (з послідовною вибіркою чи чергуванням).
5. SDRAM дозволяє встановлювати затримку виводу даних, що визначається числом тактових імпульсів між моментом одержання адреси стовпця і моментом виводу даних. Значення цього параметра може бути 2 чи 3 (латентність).
Одним з обмежень SDRAM, як визначила міжнародна організація JEDEC, є те, що теоретичною границею, при якій стійко функціонує модуль SDRAM, є частота 125 МГц, хоча технологічний запас може дозволити роботу і на частоті 133 Мгц.